희토류4, 세리아 기반 CMP 슬러리

 

🧪TSMC 사용 세리아 연마 입자와 국내 업체 세리아 입자 규격 비교

TSMC와 같은 최첨단 반도체 파운드리는 세리아(CeO₂) 기반 CMP 슬러리를 
주로 STI CMP, ILD CMP, TSV CMP 공정에 활용
이에 반해 케이씨텍, 솔브레인 등 국내 업체들도 자체 세리아 연마 입자를 생산·공급하고 있는데, 
각 공정별로 요구되는 입자 평균 크기(평균 입경), 입도 분포(D50, D90 등) 및
 **형태(1차 입자 또는 응집체)**에서 차이
아래에서는 STI, ILD, TSV CMP 공정별로 TSMC 사용 세리아 입자의 입도 규격과 
국내 업체의 세리아 입자 규격을 비교하여 정리

🧩STI CMP (Shallow Trench Isolation CMP)

STI CMP에서는 실리콘 기판 상에 형성된 **산화막(SiO₂)**을 연마하여 평탄화하고 
**질화막(SiN)**에서 연마를 정지해야 하므로, 
세리아 연마입자의 고속 산화막 제거율과 높은 선택비가 중요 

TSMC 등 선도업체들은 전통적으로 
calcined 세리아(소성법으로 만든 세리아 입자)를 사용해 왔으며, 
입자 평균 직경 약 100 nm 수준의 결정질 CeO₂ 입자가 
STI CMP에 쓰이는 것이 업계 표준이었습니다
이러한 calcined 세리아 입자는 여러 작은 결정들이 뭉친 2차 응집체 형태로,
입모양이 불규칙하고 날카로운 edge를 가져 넓은 입도 분포(D50 대비 D90가 매우 큼)와
**큰 입자 개수(LPC)**를 나타내는 경향이 있습니다
실제로 대부분의 상용 세리아는 소성-분쇄 공정으로 제조되며,
D50가 ~0.1 μm 수준일 때도 D90는 수배 이상 커질 수 있고,
미세한 응집체까지 포함해 80–300 nm 범위의 입자들이 혼재하는 것이 일반적입니다

이런 calcined 세리아 슬러리는 산화막 제거율은 높지만 미세 패턴에 스크래치 결함을
유발하기 쉽다는 문제가 보고되어 왔습니다
이에 따라 최근에는 TSMC를 비롯한 업계에서
**콜로이드 세리아(colloidal ceria)**로 전환하는 추세입니다.
콜로이드 세리아는 용액 상에서 전구체로부터 직접 합성한 1차 입자 형태의 세리아로,
입도 분포가 좁고 입자 형태도 비교적 균일합니다
예컨대 국내 케이씨텍은 calcined 세리아 슬러리(입자 80–300 nm 분포)와 별도로,
콜로이드 세리아 슬러리를 개발하여
입자 10–140 nm 범위의 고르게 분산된 세리아 입자를 공급하고 있습니다

 콜로이드 세리아 입자의 D50는 수십 nm~100 nm 내외로 작고, 
D90 역시 140 nm 이하로 제한되어 기존 소성 세리아 대비 훨씬 좁은 분포를 가집니다. 
또한 콜로이드 세리아는 단결정에 가까운 입자라 모서리가 선명한 결정 면(facet)은 존재하지만
파편처럼 날카롭진 않아 상대적으로 스크래치가 감소합니다

실제 케이씨텍 자료에 따르면 기존 calcined 세리아 대비 결함 개수를 60% 이상 줄이고
Scratch-Free 수준의 연마 품질을 구현했다고 보고됩니다

.요약하면, TSMC의 STI CMP에는 평균 입경 ~100 nm 수준의 세리아 입자가 사용되어 왔으나,
결함 저감을 위해 입도 분포가 좁은 미세 입자로 진화하고 있습니다.
국내 업체들도 STI용 세리아 슬러리에서 고객 맞춤형 입경 제어를 제공하고 있으며,
작은 입경 사용시 우수한 Defect/Scratch 성능을 달성할 수 있다고 강조합니다

STI 공정에서는 질화막 등 스톱 레이어 선택비도 중요하기 때문에,
국내외 슬러리 모두 특정 첨가제 병용으로
산화막 대 질화막 선택비를 높이는 기술을 적용하고 있고
이는 주로 화학첨가제로 제어하며 입자 자체의 크기와는 별개로 관리됩니다.
 **세리아 슬러리에서 응집 입자 관리(dispersion 안정성)**의 중요성을 보여줍니다.

❄️ILD CMP (Inter-Layer Dielectric CMP)

ILD(또는 IMD) CMP는 층간 배선 공정에서
**절연막(예: SiO₂ 기반 산화물)**을 평탄화하는 단계로,
경우에 따라 기준막으로서 하부에 금속 배선이나 폴리실리콘 층 등이 존재할 수 있습니다.
ILD CMP에서는 STI만큼 극단적인 선택비 요구는 없더라도, 
패턴에 따른 디싱/에로전 방지와 저결함 연마가 중요합니다.
TSMC 등의 선단 공정에서는 ILD CMP에도 세리아 슬러리를 적용하는 사례가 있으며,
이때 입자 크기를 다소 줄이고 분포를 좁혀 결함을 최소화하려는 경향이 있습니다
예를 들어, 솔브레인 등 국내 기업은 ILD/IMD용 슬러리를 별도로 생산하며, 
평탄화 특성이 우수하고 스크래치 발생이 낮은 제품을 개발했다고 밝히고 있습니다
이는 주로 콜로이드형 세리아 입자와 균일한 입경 제어 기술을 통해 실현됩니다.

ILD CMP용 세리아 입자의 평균 크기는
대체로 STI용과 비슷하거나 조금 더 작은 수준으로 관리됩니다.
각각 공정과 소재에 따라 다르나, 수십 nm ~ 100 nm 내외 D50를 가지는 입자가 주류이며,
불순 입자나 대형 응집체에 의한 패턴 손상을 막기 위해 
D90 역시 수백 nm를 넘지 않도록 슬러리가 여과 및 관리됩니다
Calcined 세리아의 경우 앞서 언급한 바와 같이 넓은 입도분포와 LPC가 문제될 수 있어,
ILD 분야에서도 콜로이드 세리아나 혼합 입자 기술이 도입되고 있습니다.
Versum(Merck) 등에서는 세리아-실리카 복합 입자 등으로 입자 형태를 제어한 슬러리를 개발하여 
낮은 디싱/에로전과 낮은 스크래치를 동시에 달성하고자 했습니다
콜로이드 세리아 자체도 칼크ined 세리아 대비 입도 분포가 좁고 결정형 제어가 가능하지만, 
미세한 날카로운 결정면은 여전히 존재하고 응집 시 큰 입자로 행동할 수 있어,
ILD CMP에서는 분산 안정성과 슬러리 여과 관리가 매우 중요합니다

국내 업체들의 ILD용 세리아 슬러리 스펙을 살펴보면, 
케이씨텍은 다양한 입경의 세리아를 제어하여 연마 속도와 디펙트 특성을 튜닝하고 있으며, 
작은 입자 사용 시 디펙트/Scratch 개선 효과를 강조합니다kctech.com. 
솔브레인 또한 ILD/IMD CMP 슬러리를 공급 중이며,
실리카계 슬러리와 세리아계를 모두 활용하여 고객 공정에 맞춤 제공하고 있습니다soulbrain.co.kr.
요컨대 ILD CMP에서는 평균 50~100 nm급의 세리아 1차 입자를 사용하면서,
필요한 경우 특수 첨가제로 폴리실리콘이나 질화막 등에 대한 선택비를 부여하거나
 패드 연마 조건을 최적화하여 균일한 평탄화와 낮은 결함률을 달성하고 있습니다patents.justia.com.

 

🍁TSV CMP (Through-Silicon Via CMP) 

TSV CMP는 3차원 패키징 및 적층 공정에서
**실리콘 관통 비아(Through-Si Via)**를 형성할 때 수행되는 평탄화 공정입니다.
TSV 기술에서는 **웨이퍼 후면 연마(backside reveal)**를 통해 비아를 노출하거나, 
비아 충전 후 전면 산화막을 연마하여
패드 면을 드러내는 등의 CMP 단계가 존재합니다
이 과정에서 세리아 슬러리가 활용되는 경우는
주로 절연 충진물(산화막 등)을 연마하는 단계이며,
요구되는 핵심 특성은 높은 평坦도와 낮은 결함률입니다.
TSV는 보통 소자 활성 영역이 아닌 후공정 단계이지만, 
미세 피치 접합(예: 마이크로버핑, Hybrid Bonding)에서는 표면 거칠기와 잔류 입자가
신뢰성에 직접 영향을 주므로, 
입자에 의한 스크래치나 오염을 극도로 억제해야 합니다

이에 따라 TSV CMP용 세리아 슬러리는 가능한 작은 입자를 쓰고, 
입도 분포의 상한을 엄격히 제한하는 방향으로 발전하고 있습니다.
QY리서치 보고서에 따르면 첨단 패키징용 CMP 슬러리는 
10~250 nm 범위의 나노 입자로 구성되며, 
TSV/하이브리드 본딩 공정에 최적화된 초저결함 슬러리가 요구된다고 합니다
실질적으로는 콜로이드 세리아 입자를 저농도로 사용하거나,
경우에 따라 실리카 등 연마력이 낮은 입자와 병용하여
큰 스크래치 없이 일정 수준의 연마를 이루도록 설계됩니다
 TSMC 등의 최첨단 후공정에서는 이러한 슬러리를 통해
TSV 상부나 후면을 거의 거울면 수준으로 평탄화하여,
이후 칩 접합 시 빈틈이나 결함이 없도록 관리합니다.

TSV CMP는 STI/ILD에 비해 상대적으로 대면적/저패턴 영역 연마이므로, 
입자 간 응집으로 인한 스크래치만 방지하면 되며,
필요시 약간 큰 입자를 써서 연마율을 높이는 튜닝도 가능합니다.

 

🏢회사별 연구 개발 분야 

그러나 최근 미세화된 3D 적층에선 조차 작은 스크래치도 문제가 될 수 있어, 
국내 업체들도 10 nm급 초미세 세리아까지 대응하는 슬러리를 개발 중입니다
케이씨텍은 Advanced Device 공정용으로 
형상이 균일하고 입도 편차가 적은 콜로이드 세리아를 제공한다고 밝혔는데,
이러한 제품은 TSV/패키징 분야의 요구를 충족시키기 위한 것으로 볼 수 있습니다
솔브레인 역시 3D NAND 및 HBM 등의 TSV 응용을 타겟으로 CMP 슬러리 사업을 확대하고 있으며, 
한국과 중국 주요 고객사에 초고순도 슬러리를 공급하면서 글로벌 경쟁을 하고 있습니다

TSV CMP에서는 세리아 입자의 평균 크기를 수십 nm대로 매우 미세하게 유지하고 
큰 입자(응집체)의 존재를 철저히 제거함으로써,
정밀한 표면 처리와 미세 평탄화를 실현합니다.
국내 업체들은 이러한 요구에 맞춰 입자 크기 제어 기술과 분산 안정화 기술을 확보하고 있으며,
필요한 경우 고객 맞춤형으로 입도 분布를 조절하여 제공하고 있습니다

 미래에는
*약 100 nm급 전통 세리아(slurry)**와 10 nm 이하의 나노 세리아가 공존할 것으로 예상되며,

후자는 주로 TSV나 첨단 패키징처럼 
결함 허용도가 낮은 분야에 쓰일 것으로 전망됩니다
이는 곧 TSMC 등 선도 기업이 요구하는 수준의 슬러리를
국내에서도 개발·공급할 수 있음을 의미하며,

실제로 케이씨텍과 솔브레인은
활발한 특허 출원과 기술 개발로 CMP 슬러리 국산화를 이루어나가고 있습니다.

 

🌸 꽃길작가의 한마디

희토류의 전략적 중요성이 커지면서, **한국과 주요국(미국, EU, 일본, 호주 등)**은
공급망 안보를 위한 다양한 정책과 전략을 추진하고 있습니다.
각국은 중국 의존도를 낮추고 안정적 공급을 확보하기 위해
국가 차원의 지원, 국제 협력, 기술 개발 등에 나서고 있습니다.
대한민국 화이팅!!!

 

🎨 오늘도 행복한 꽃길 작가였습니다 🌷© by Kkotgil